DDS AD9851 модуль DDS генератор сигналов цифровое управление Частотный синтезатор

Цена: $31

есть в наличии

Купить сейчас

Реклама: ООО "АЛИБАБА.КОМ (РУ)" ИНН: 7703380158

Описание

Во-первых, введение модуля:

1, тактовая частота модульной системы составляет 30 МГц, и часы могут достигать 180 МГц после того, как внутренние 6 частот удваиваются. Поддержка последовательной и параллельной отправки управляющих слов. Максимальная частота свободного выхода может достигать 70 МГц (фактическое значение теста модуля).

2. Материнская плата принимает AD9851, и диапазон частот составляет 0-70 МГц. Предоставьте последовательный и параллельный микроконтроллер оригинальный код назад: выходной сигнал плюс типичный пассивный фильтр низких частот.

3, больше фотографий можно связаться с Wangwang, чтобы смотреть форму волны от 10 Гц до 50 МГц. От 50 МГц до 70 МГц с помощью анализатора спектра
Два, определение каждого контакта модуля (только для этого модуля).
1, CLK: системная тактовая частота (30 МГц)
2, сброс: контроль выходного тока внутреннего ЦАП в DDS

(Когда необходимо контролировать амплитуду выходного сигнала, значение напряжения штыря можно контролировать для контроля амплитуды выходного сигнала DDS).
3, Q0A: фазовый выход внутреннего высокоскоростного компаратора (соответствующий 14 контактам AD9851).
4, Q0B: инвертирующий выход внутреннего высокоскоростного компаратора (соответствующий 13 контактам AD9851).
5, VIP: тот же вход фазы внутреннего высокоскоростного компаратора (соответствующий 16 контактам AD9851).
6, вин: инвертирующий вход внутреннего высокоскоростного компаратора (соответствующий 15 контактам AD9851).
7, F0: выход частоты (включая форму волны после типичного фильтра низких частот).
8, GND: источник питания
9, VDD: Сила входного сигнала: Катод (+ 5 V)
10, RST: AD9851 сброс терминала (высокий уровень, прежде чем чип будет работать, pin должен быть установлен на высокий уровень и сбросить на низкий уровень RST_AD9851 после сброса).
11, FQUP: бит обновления данных (входной бит FQ_QD_AD9851 при последовательном/параллельном входе данных)
12, WCLK: тактовый вход (входной бит CLK_AD9851 для последовательного/параллельного ввода данных)
13, D0: ввод данных (низкий уровень при параллельных входных данных).
14, D1: ввод данных

15, D2: ввод данных

16, D3: ввод данных
17, D4: ввод данных

18, D5: ввод данных

19, D6: ввод данных
20, D7: ввод данных

Высокое положение в параллельных входных данных. Когда серийные данные отправляются, бит-это бит ввода серийных данных DataIn_AD9851.

Три. Список поставки

1, основная плата, без платы управления.

2. Исходный код поставки, PDF схема стойла

Четыре, физическая карта и схема частичной формы волны

Скриншот выходного сигнала 100 Гц