EP2C8, EP2C8Q208C8N, NIOS II FPGA/CPLD основной плате из макетная плата

[Маркировки]

1. Минимальная системная плата EP2C8

Комплект из 2 медных колонок

[Функциональные характеристики основной платы]

Двойной Слой PCB плата предназначена. После тестирования профессиональной печатной платы летящая игла, печатная плата является стабильной и надежной. Блок питания и деталь PLL фильтруются фильтром типа PI. Конструкция коробка для экспериментов Чжоу ли Гонг разработан и высокая стоимость Танталовый конденсатор используется в качестве фильтра питания. Производительность стабильна и надежна, а структура красива. Поддержка разработки FPGA/NIOS II, все контакты могут быть непосредственно сделаны из платы, удобные, резервные PLL ресурсы.

[Группа пользователей основной платы]

Разработчики колледжа, связанные с мажорами, энтузиастами электроники, научно-исследовательскими блоками, а также компаниями и ведомствами подходят для быстрого развития прототипов продукции, студентов, участвующие в различных конкурсах электронного дизайна, обучение использованию технологии FPGA, разработке и оформлению выпускных программ и т. Д., И может также использоваться для быстрой оценки конструкции системы. Сочетание основной платы и интерфейсной платы может быть применено для личного обучения или экспериментального обучения в учениях и вузах.

[Описание конфигурации основной платы]

1. Плата EP2C8Q208C8-FPGA core chip;

2. Бортовой SDRAM-K4S641632-UC60? Или HY57V641620FTP-7, два SDRAM совместимы, 64 Мбит емкость, pin независимый, используется для выполнения программы экспериментов NIOS II

Активный кристалл 3,50 МГц, обеспечивающий Основные часы системы, может использоваться в качестве часов системы, подключив только CLK0 и CLK4 через сопротивление 22 Ом.

4,5 в входной интерфейс питания через 5 мм, внутренний диаметр 3,5 мм положительный и внешний отрицательный;

5. Выключатель питания, лицом вверх по макетной плате и включите блок питания.

6. Кнопка R_C, кнопка изменения конфигурации FPGA, после нажатия, система повторно считывает программы с чипа конфигурации EPCS4 и затем работает.

7. Кнопка Rst, этот пользователь IO может использоваться в качестве кнопки ввода пользователя или может быть выделен как кнопка сброса для системы.

8. Диод IN5822 предотвращает обратное подключение питания, высокоскоростной диод Шоттки;

9. Индикатор питания Светильник D2;

10. 25x2 двойных строк вставляются в пользовательский интерфейс с интервалом 2,54.

Светодиодный D4 пользователя 11,1 не зависит от контактов и не повторяет интерфейсную плату.

12. Индикатор загрузки D1, как правило, гаснет, будет гореть при загрузке, и нажатие кнопки R_C также будет ярким.

13. Интерфейс загрузки JTAG, соответствующий файл загрузки является SOF файл, скорость очень быстрая, JTAG будет загружать программы непосредственно в FPGA, но программа падения питания потеряна, обычно учитесь использовать метод JTAG. Наконец, когда программа затвердевается, программа загружается на чип конфигурации ASP.

14. Интерфейс загрузки ASP, соответствующая загрузка-POF файл, скорость относительно медленная относительно JTAG, и нужно повторно подключиться и снять загрузочную линию для работы, операция относительно хлопотная, не рекомендуется при использовании обучения, Последняя необходимость использовать чехол отключения питания для использования режима загрузки ASP;

15,4 провод RS232 последовательный интерфейс связи и SRAM чип выбора перемычки; при подключении к интерфейсной плате, изменить pin и мультиплексирование;

16. 25x2 двойных строк вставляются в пользовательский интерфейс с интервалом 2,54.

17. Винтовая Опора медного столба;

18. Микросхема стабилизатора напряжения 1085-3,3 В;

19. Микросхема стабилизатора напряжения 1117-1,2 в, обеспечивающая атомное напряжение FPGA;

20. Чип SRAM IS61LV25616AL 256kx16b, (внимание к выбору аксессуаров);

21. AT24C02-устройство хранения igc;

22. Чип конфигурации EPCS4 (4 Мб)