Среди них J6 и J7-интерфейс между питанием и цифровыми цепями модуля, состоящий из двух 18*2 контактов, а расстояние между контактами составляет 2 мм, что приводит ко всем цифровым интерфейсам AD9361. Источник питания 5 в постоянного тока.
Вход и выход радиочастотного сигнала модуля подключается к внешнему интерфейсу через интерфейс IPEX, и в следующей таблице показана иллюстрация каждого интерфейса IPEX.
SRF_AD9361_V2.0 материнская плата соответствуя принцип
Материнская плата включает SRF_AD9361_V2.0 Соответствие:
(1) 4 отладочных светодиодный;
(2) Обычный кристаллический генератор 50 МГц;
(3) подсистема с ограничением времени gps (14bit DAC + VTCXO).
(4) модуль SRF_AD9361_V2.0;
(5) время службы Ublox gps модуль;
(6) Altera EP4CE55 FPGA, настраиваемый;
(7) STM32F407 ARM, максимальная частота 168 МГц, с плавающей точкой управления.
(8) модуль последовательного порта USB 2 поддерживает двойной последовательный порт s, и максимальная скорость каждого последовательного порта составляет 9216000 бод/с.
(9) WiFi может быть настроен как роутеры или обычные сетевые карты пользователя.
(11) 4 КБ EEPROM пользовательская конфигурация хранения;
(12) Кнопка ручного сброса (сброс FPGA, FPGA сброс ARM, ARM сброс SRF_AD9361_V2.0 модуль, ARM SRF_AD9361_V2.0 конфигурация модуля завершена, уведомить FPGA).
(10) дополнительный высокоскоростной канал USB 3;