Модель: DIGILENT JTAG SMT2
Тип интерфейса: USB JTAG
Размер: 100x50x10 мм
Моделирование Тип: джтаг
Имитационное напряжение: 3,3 В
Частота моделирования: 30 МГц
Поддержка IDE: VIVADO, ISE
Совместимый с функциями модуля загрузки DIGILENT SMT2, интерфейс JTAG поддерживает чипы XILINX.
Различные интерфейсные линии данных, охватывающие различные требования к интерфейсу.
Все серии DIGILENT HSx и модули загрузки линии SMTx отличаются одинаковой скоростью.
Некоторые из них указаны в качестве последовательного преобразования USB. Некоторые разделены на два, скорость и производительность одинаковые.
SMT2 имеет больше SRST контактов, чем SMT1. Дизайн предназначен для добавления самостоятельных перенаборов в часть PS (ie ARM processor) в семейство чипов ZYNQ. Фактическая ситуация заключается в том, что XILINX является более универсальным, без SSRST pin загрузчика (включая предыдущий DLC9, DLC10), в среде разработки только Поддержка JTAG сброса команды, что делает SMT2, SMT3 и другие JTAG контакты одинаковые.
При проектировании платы, даже в системе ZYNQ, часть JTAG оставляет только четыре сигнальные линии JTAG TCK TMS TDI TDO, а также линии GND и VREF. Vref показывает напряжение порта JTAG, которое является напряжением, используемым для интерфейсной части внешней линии загрузки питания (VCC как интерфейсный буфер после последователя напряжения). Этот внешний интерфейс сейчас за исключением ранней 5 В. Большинство из них-3,3 В и 1,8 в. Этот дизайн поддерживается буфером интерфейса 1,2 V-5,5 V.
Кроме того, рекомендуется разработать интерфейс для использования стандартного 6PIN однорядного интерфейса. Я сделал простой комментарий к JTAG части моего предыдущего дизайна для вашей справки.